한백 HB 아카데미 홈페이지입니다

홈으로
교육과정소개
  • 교육과정
  • 무료교육
  • 유상교육
교육과정소개
교육과정목록 신청
  • 강의명
  • [마감]VerilogHDL을 이용한 디지털 회로 설계 09.08.26 ~ 08.27
  • 장소
  • 상태
  • 완료
  • 강의기간
  • 2009-08-26 ~ 2009-08-27
  • 대상자
  • 전체(학생, 교수, 장비구매자)
  • 수강료
  • 무료원
  • 정원
  • 24명
  • 관련실습장비
  • - HBE-Combo-III, ISE 또는 Quartus II Tool
  • 설명
  • ■ 제목 : 이클립스 기반 임베디드 리눅스 디바이스 드라이버 설계 09.08.24 ~ 08.25
    ■ 기간 : 2009년 8월 26일 ~ 27일
    ■ 장소 : 대전 한백전자 본사 교육장
    ■ 대상 : 전체(학생, 교수, 장비구매자)

    ■ 개요

    현재 우리 일상 생활에서 사용하고 있는 가전 제품이나, 컴퓨터, 제어 장치들의 기능은 강력해지고, 크기는 옛날에 비해서 무척 작아지고 있다. 이런 현상은 예전에는 TTL로 구성하던 디지털 회로를 지금은 TTL들을 집대성한 ASIC을 사용하기 때문에 기능을 향상시키고, 크기를 줄일 수 있었으면, 한 칩에 집적(integrated) 가능한 논리 회로의 규모는 아주 빨리 발전하고 있습니다.

     디지털 회로의 설계 방법도 크게 변하여, 처음에는 “회로도”를 이용하여 설계하던 방법에서 현재는 “하드웨어 기술 언어 : HDL(Hardware Description Language)”를 이용하여 설계하고 있습니다. 많은 HDL중에서 1995년에 IEEE1364로 표준화된 언어인 Verilog HDL을 이용하여 디지털 회로를 직접 설계해 봅니다.

    ■ 목표

    - FPGA, CPLD, ASIC 등의 전반적인 사항을 알아본다.
    - 디지털 회로 설계의 Design Flow를 알 수 있다.
    - VerilogHDL의 구조 및 기초 문법을 설명 한다.
    - 실습장비를 이용하여 구현한 디지털회로를 검증한다.

    ■ 일정

    [1일차: 6시간(10:00 ~ 17:00)]

    [이론1] 아날로그와 디지털
    [이론2] TTL, ASIC, FPGA 설명 및 Design Flow 설명
    [이론3] VerilogHDL 구조 및 기초 – 개요 및 기본 구조
    [이론4] VerilogHDL 어휘, 데이터타입, 연산자
    [실습1] 게이트 및 행위수준 모델링
    [실습2] 기본 논리 게이트 설계 및 실습

    [2일차: 6시간(10:00 ~ 17:00)]

    [이론5] HBE-Combo-III 소개 및 하드웨어 설명
    [실습3] 장비를 이용한 Segment Decoder 설계 및 실습
    [실습8] 장비를 이용한 4진 카운터 설계 및 실습
    [실습9] 장비를 이용한 Schematic 기반의 8진 카운터 계층 설계
    [실습10] 장비를 이용한 스텝 모터 제어 실습

    *세부 내용은 사정에 따라 일부 변경될 수 있습니다. 
    ■ 문의사항

    기타 문의 사항이 있으시면 김창식(042-610-1176~7)에게 문의 하시기 바랍니다
신청하기
(주)한백전자 로고 본사 : 대전광역시 유성구 궁동 487-1번지 / TEL : 042-610-1111 / FAX : 042-610-1199 서울지사 : 서울특별시 구로구 구로동 1272 미래타워 215호 / TEL : 02-830-3054 / FAX : 02-830-3103 Copyright 2009 (C) HANBACK ELECTRONICS,LTD. All rights reserved